根據(jù)外媒報(bào)道，三星目前正在開發(fā)286 層的第九代 3D NAND ，并且正在開發(fā) 400 層技術(shù)。
這是通過(guò) 2025 年 IEEE 國(guó)際固態(tài)電路會(huì)議議程發(fā)布透露的。2 月 19 日的第 30.1 屆會(huì)議第 65 頁(yè)的標(biāo)題為“具有 5.6Gb/s/pin IO 的 28Gb/mm2 4XX 層 1Tb 3b/cell WF-Bonding 3D-NAND 閃存”，其中的論文由三星團(tuán)隊(duì)撰寫。
這款 1 兆位 NAND 芯片的密度為 28 Gb/mm 2，層數(shù)超過(guò) 400 層，采用三級(jí)單元 (3b) 格式，將成為三星 V-NAND 技術(shù)的第十代產(chǎn)品。第九代芯片采用雙串堆疊，有 2 x 143 層，有 TLC 和QLC（4 位/單元）兩種格式。第九代 V-NAND 支持高達(dá) 3.2 Gbps 的數(shù)據(jù)速度，而新的 400 層以上技術(shù)則支持每針 5.6 Gbps，速度提高了 75%。該速度似乎既適合 PCIe 5，也適合兩倍快的 PCIe 6 互連。

“WF-Bonding” 是指晶圓到晶圓的鍵合，其中兩個(gè)單獨(dú)的 NAND 晶圓（其上已制造單元和/或電路）相互連接。這種鍵合使每個(gè)晶圓的制造工藝在可擴(kuò)展性、性能和產(chǎn)量方面得到優(yōu)化。
生產(chǎn)層數(shù)的是 SK 海力士，為 321 層，其次是三星，為 286 層，美光為 276 層。西部數(shù)據(jù)和鎧俠的 BiCS 工藝有 218 層，正在開發(fā) 300 多層的 BiCS 9 代。SK 海力士的 Solidigm 子公司憑借其 QLC 格式的 192 層技術(shù)，可以說(shuō)又回到了層數(shù)黑暗時(shí)代，盡管它剛剛宣布使用這種 3D NAND 推出一款高容量122 TB SSD。中國(guó)的長(zhǎng)江存儲(chǔ)即將推出一款 300 層芯片。
我們知道一些存儲(chǔ)供應(yīng)商一直在討論 256 TB 驅(qū)動(dòng)器，并假設(shè)這些驅(qū)動(dòng)器將使用比目前更先進(jìn)的層數(shù)。三星現(xiàn)有的 QLC BM1743 SSD 容量為 61.44 TB，由 176 層構(gòu)建；這是其第七代 V-NAND。借助三星 V9 的 286 層和 V10 的 400+ 層，256 TB 甚至 512 TB 等更高容量成為可能，以及用于智能手機(jī)、車輛 ADAS 系統(tǒng)等的更高容量嵌入式 SSD。
我們不知道三星 400 多層 NAND 芯片是否會(huì)投入生產(chǎn)以及何時(shí)投入生產(chǎn)。這將由新管理層決定。

SK海力士正在開發(fā)400層以上的NAND，計(jì)劃于2025年實(shí)現(xiàn)量產(chǎn)
據(jù)韓國(guó)媒體TheElec透露，SK 海力士一直在探索在超低溫下制造 3D NAND 的潛力，這可能使這家韓國(guó)內(nèi)存巨頭能夠生產(chǎn)超過(guò) 400 層的新一代產(chǎn)品，并計(jì)劃于2025年量產(chǎn)。
據(jù)報(bào)道，SK海力士并未在自己的晶圓廠進(jìn)行測(cè)試，而是將測(cè)試晶圓送往東京電子（TEL），以測(cè)試后者的低溫蝕刻設(shè)備的性能。與通常在0~30°C下運(yùn)行的現(xiàn)有設(shè)備不同，這家日本晶圓廠設(shè)備制造商的新型蝕刻設(shè)備能夠在-70°C下進(jìn)行高速蝕刻。
據(jù)TEL新聞稿稱，其的內(nèi)存通道孔蝕刻技術(shù)僅用33分鐘便可實(shí)現(xiàn)10微米深的高深寬比蝕刻，與之前的技術(shù)相比，還可將全球變暖潛能值降低84%。
報(bào)道援引業(yè)內(nèi)人士的話稱，SK海力士計(jì)劃在321層NAND中采用三層堆疊結(jié)構(gòu)。然而，在深通道孔蝕刻方面，實(shí)現(xiàn)均勻性是一項(xiàng)重大挑戰(zhàn)。因此，由于蝕刻垂直孔的難度相當(dāng)大，因此公司通常采用雙層甚至三層堆疊結(jié)構(gòu)進(jìn)行3D NAND制造。
借助 TEL 的新蝕刻設(shè)備，未來(lái)可能能夠制造出超過(guò) 400 層的 3D NAND，即使是堆疊層數(shù)較少的結(jié)構(gòu)，也能讓內(nèi)存制造商通過(guò)簡(jiǎn)化流程來(lái)降低成本。SK Hynix 的目標(biāo)是生產(chǎn)超過(guò) 400 層的 3D NAND 產(chǎn)品，這些 NAND 芯片可能根據(jù)其性能采用單層或雙層堆疊結(jié)構(gòu)。

Kioxia的目標(biāo)是到2031年量產(chǎn)1000層3D NAND
據(jù)Xtech Nikkei報(bào)道，Kioxia 技術(shù)官宮島秀文表示，該公司計(jì)劃到 2031 年大規(guī)模生產(chǎn)層數(shù)超過(guò) 1,000 層的 3D NAND 存儲(chǔ)器。在東京城市大學(xué)第 71 屆應(yīng)用物理學(xué)會(huì)春季會(huì)議的演講中，宮島討論了在 3D NAND 設(shè)備中實(shí)現(xiàn)層數(shù)超過(guò) 1,000 的技術(shù)挑戰(zhàn)和解決方案。
如今，增加 3D NAND 設(shè)備中的活動(dòng)層數(shù)量是提高閃存記錄密度的方法，因此所有 3D NAND 制造商都努力每隔 1.5 到 2 年通過(guò)新工藝節(jié)點(diǎn)來(lái)實(shí)現(xiàn)這一目標(biāo)。每個(gè)新節(jié)點(diǎn)都會(huì)帶來(lái)一些挑戰(zhàn)，因?yàn)?3D NAND 制造商必須增加層數(shù)并在橫向和縱向縮小 NAND 單元。此工藝要求制造商在每個(gè)新節(jié)點(diǎn)上采用新材料，這是一項(xiàng)重大的研發(fā)挑戰(zhàn)。
如今，鎧俠的 3D NAND 設(shè)備是 第 8 代 BiCS 3D NAND 內(nèi)存 ，具有 218 個(gè)活動(dòng)層和 3.2 GT/s 接口（于 2023 年 3 月首次推出）。這一代引入了一種新穎的 CBA（CMOS 直接鍵合到陣列）架構(gòu)，該架構(gòu)涉及使用合適的工藝技術(shù)分別制造 3D NAND 單元陣列晶圓和 I/O CMOS 晶圓并將它們鍵合在一起。結(jié)果是具有增強(qiáng)的位密度和改進(jìn)的 NAND I/O 速度的產(chǎn)品，這確保了該內(nèi)存可用于構(gòu)建 的 SSD。
與此同時(shí)，鎧俠及其制造合作伙伴西部數(shù)據(jù)尚未披露有關(guān) CBA 架構(gòu)的具體信息，例如 I/O CMOS 晶圓是否包括額外的 NAND 外圍電路，如頁(yè)面緩沖器、感測(cè)放大器和電荷泵。通過(guò)分別生產(chǎn)存儲(chǔ)單元和外圍電路，制造商可以為每個(gè)組件利用效的工藝技術(shù)，從而在行業(yè)向串堆疊等方法發(fā)展時(shí)帶來(lái)更多優(yōu)勢(shì)，串堆疊肯定會(huì)用于 1,000 層 3D NAND。